在本场研讨会中我们将探讨如何利用全新进化的规划设计工具，Innovator3D IC 进行 3D IC 开发的初期规划。这些先进的工具将成为进入 3D IC 设计的座舱，提供针对各种不同应用需求的功能。此外，它们还将成为连接各种验证设计工具包含多物理场可靠度验证的枢纽，整合并简化整个开发过程。

随着集成电路技术的进步，热效应对 3D IC 设计的影响越来越显著。我们将探讨这些工具如何帮助我们识别和解决封装过程中的热问题，从而提高设计效率和可靠性。这些热分析工具不仅可以提供准确的热分析结果，还可以指导我们采取适当的措施来降低热风险，为成功实现 3D IC 设计提供技术支持和保证。

在我们深入探讨可测试性设计（DFT）在克服 2.5D 和 3D 设计中的测试挑战方面的关键作用时，需要考虑这些设计因更高的互连密度和异构集成而呈现出独特的复杂性。在本场研讨会中，我们将讨论 Tessent 如何利用一致的方法将其领先的 2D DFT 解决方案扩展到多芯片集成领域。我们将探讨针对多芯片集成技术新趋势的定制方法，以及支持这些技术的生态系统。了解 Tessent的尖端解决方案，包括符合 IEEE1838 标准的多芯片集成和符合 IEEE1687 标准的 IJTAG 测试访问机制、创新的分层 DFT 解决方案（如流式扫描网络 ，SSN），以及用于已知好芯片（KGD）测试和芯片到芯片互连测试的全面故障覆盖技术。通过在设计阶段早期集成 DFT，Tessent 可简化可靠的缺陷检测，减少开发时间和成本，并实现高良率。