2023年06月20日 14:00 - 15:00
微信扫码,点击底部菜
单“分享会议”,获取本场
会议的专属海报
随着技术节点不断缩小,设计规模不断扩大,系统集成度越来越高,芯片设计越来越难以使用传统的扫描访问方法进行测试。Tessent SSN 技术提供了一个基于总线的扫描数据分配架构,实现高速数据分配,有效处理内核之间的不平衡,并支持以不变的成本测试任意数量的相同内核。SSN 结构大大促进了测试时间的缩短,及测试设计的优化。在这场研讨会中,我们会通过技术实现解析和用户案例分享,全方位介绍 SSN 如何帮助用户降低设计工作量,节省测试成本,实现更优的功耗、性能和面积。
Tessent SSN: 用基于总线的扫描数据分配架构大幅提升扫描测试能力
钟君娜
Tessent 应用工程师经理
西门子 EDA
Tessent 应用工程师经理,西门子 EDA
Tessent AE Manager,资深 DFT / DDYA 专家。从事 Tessent 产品线技术支持10余年,推动并支撑 Tessent DFT / DDYA 相关产品在中国区芯片设计公司和代工厂的推广及应用,在可测试性设计和良率提升方面积累了丰富的经验。