2023年07月06日 14:00 - 15:00
微信扫码,点击底部菜
单“分享会议”,获取本场
会议的专属海报
RISC-V 架构在芯片设计领域崭露头角,但也面临着一些风险和挑战。首先,由于 RISC-V 是相对较新的架构,其生态系统和软件工具的支持相对较少,此外 RISC-V 架构的可扩展性和性能也是关键问题。如何实现高性能、低功耗和高效能的芯片设计是一个复杂的任务,需要仔细的架构优化和系统级设计。
本次网络研讨会将介绍西门子 Tessent 提供的 RISC-V 指令跟踪的技术可提供解决方案。指令跟踪是一种用于分析和调试处理器行为的技术。它可以帮助开发人员深入了解指令的执行情况、性能瓶颈和潜在错误。RISC-V 指令跟踪技术可以提供精确的指令执行信息,包括指令序列、跳转和分支情况等。这种可视性对于软件调试、性能优化和系统验证非常重要。这有助于解决 RISC-V 面临的挑战,提高系统的可靠性和效率。
利用 RISC-V 的嵌入式追踪技术管理风险
孟凡金
Tessent 产品中国区总监
西门子 EDA
Tessent 产品中国区总监,西门子 EDA
孟凡金拥有18年的集成电路从业经验,在西门子 EDA 有着11年的 EDA 技术和市场销售经验。他是汽车电子芯片测试专家,大型 AI 芯片测试和系统监测专家。