半导体技术已经成为汽车，消费电子，通讯等多个行业发展的核心部分，西门子 EDA 将系统设计的集成方法与全面的 EDA 解决方案相结合，提供早期软件验证、制造感知设计、AI 赋能的 EDA 技术，支持开放式生态系统，依托一系列先进的 EDA 解决方案，帮助客户开发新一代高品质的芯片和先进系统。
2024 Siemens EDA Forum 将于 9月19日 在上海举办，西门子 EDA Silicon Systems 首席执行官 Mike Ellow 将与众多西门子及行业专家一同分享 AI EDA 工具、汽车芯片、高端复杂芯片，3D IC 及电路板系统 等行业热点话题，探讨半导体产业最前沿的技术与发展趋势，诚邀您的莅临。
市场对半导体产品的需求激增意味着半导体仍是目前全球产业发展的核心部分。随着半导体在几乎所有领域都推动着核心产品差异化创新，高品质先进半导体工艺的广泛可用性和先进的异构封装生态系统对您的成功至关重要。让我们一起探讨西门子是如何提供先进制造、AI赋能并有着开放生态系统的 EDA 技术、流程和平台，赋能您的下一代设计。
Mike Ellow，西门子数字化工业集团下属西门子数字化工业软件部的西门子 EDA 芯片系统 （Silicon Systems）首席执行官，负责西门子 EDA 集成电路解决方案的研发部门和全球销售。Mike Ellow 拥有30年的销售和技术管理经验，为公司建立了一个强大的销售和工程团队。Mike Ellow 曾先后在多个领先企业担任要职，曾任 Berkeley Design Automation 全球销售副总裁，2014年 BDA 被 Mentor Graphics（现西门子 EDA）收购后加入西门子。Mike Ellow 拥有理海大学 BSEE 学位、南加州大学 MSEE 学位和加州州立大学富勒顿分校 MBA 学位。
汽车产业升级促进了对高端智驾芯片的需求，并提升了汽车芯片的价值和价格比重。芯原基于自有核心技术，以及为客户定制高端自动驾驶芯片的经验，针对车企造芯所面临的设计周期长、良率低、算力扩展困难等挑战，通过芯片和封装协同设计，推出平台化的Chiplet芯片设计软、硬件整体解决方案，以满足高算力、低功耗、高可靠性要求的智慧出行市场需求。
戴伟民，美国加州大学伯克利分校计算机科学学士和电子工程博士，曾任加州大学圣克鲁兹分校计算机工程系终生教授。戴博士于2001年8月创办了芯原并一直担任公司董事长兼总裁。2020年8月，芯原股份在科创板上市。目前，戴博士担任中国半导体行业协会集成电路设计分会副理事长，上海开放处理器产业创新中心理事长，上海市集成电路产业集群发展促进机构专家委员会副主任。
在生成式AI时代，无论是云计算（cloud compute)，边缘计算(edge node)， 还是终端应用(edge device)，无不以能效比为核心。因此，实现高能效成为半导体工艺技术持续演进的动力和基本诉求。能效比的改善主要通过三个方面的技术进步来实现：一是晶体管的持续微缩，二是2.5D/3D 集成，三是 DTCO/STCO 。
2004 年加入台积电，历任工程总监，资深业务总监，中国区副总经理等职务。 在加入台积电之前，曾经任职于美国摩托罗拉公司，担任半导体工艺研发部门高级研究员，资深经理等职务。
西门子 EDA 产品组合及下午专题会场内容简介。
Lincoln Lee（李立基）先生于 1988年加入 Mentor Graphics（现西门子EDA），先后供职于中国香港、加拿大、中国上海。作为首批为中国 EDA 市场提供支持的应用工程师，李先生为业界做出多项重要技术贡献，同时其也是 3D IC 和 Chiplet 领域的先锋。 李先生目前担任西门子EDA 全球副总裁兼亚太区技术总经理一职，拥有安大略省麦克马斯特大学 计算机工程系工程学士学位，以及安大略省皇后大学工商管理硕士学位。
在行业中，有很多围绕人工智能的讨论，这些讨论的背后有一个现实：人工智能确实正在影响半导体设计的几乎每个方面。然而，这并不像采用通用的人工智能解决方案并期望它们适用于 EDA 那么简单，风险太高，在处理十亿分之一（或万亿分之一）的可接受误差时，错误是不可接受的。因此，所需要的是可验证的人工智能解决方案，其提供用户可以信任的结果，并减少完成任务所需的总体资源。在西门子 EDA，我们已经能够利用可验证的人工智能来加速设计和验证过程的几乎每个方面。
在本次演讲中，我们将探讨 EDA 应用中人工智能的要求和最新技术水平。我们将从晶体管级模拟开始探讨人工智能对设计的各个方面的影响。
Jeff Dyck 是西门子 EDA 的高级工程总监，负责定制 IC 验证 (CICV) 产品线以及 EDAi 团队的研发。在加入西门子之前，Jeff 曾担任 Solido Design Automation 的工程副总裁，领导 Solido 的研发团队、管理 Solido 的产品线，并共同发明了 Solido 的 AI 技术。Solido 于 2017 年被西门子收购。Jeff 目前致力于发展 Solido 产品及其他领域的 AI 技术，以及开发新的颠覆性差异化 AI 加速工具。
借助 AI/ML 的力量，智能验证彻底变革了功能验证。其通过更快的引擎取代传统的启发式和分析算法，以全面提升工程师创建、分析和调试的生产力；并利用预测技术减少工作量，以优化和加速验证过程。我们将提供一个全面的概览，来展示 AI/ML 在我们产品线中功能验证领域的应用，并诚邀客户与我们共同探讨如何利用这些技术解决您在验证过程中遇到的挑战。
西门子 EDA 数字前端验证应用工程师，于2023年加入西门子 DVT 团队。负责 QuestaSim，Verification IQ 等产品技术支持，致力于帮助客户加速设计验证。高思喆拥有康奈尔大学计算机工程硕士学位。
半导体的复杂性不仅体现在工艺技术上，还体现在设计的复杂性上。这两个因素导致了整个设计流程的总验证时间不断增加。为了帮助扭转这一趋势，Calibre 一直在努力帮助用户尽早优化设计验证方法，以减少每次迭代的时间以及完成签核所需的迭代总数。在本次会议中，我们将介绍基于 ML 的调试及其应用，以减少每次芯片级迭代的时间和工程成本。
Jason 是西门子 EDA Calibre 产品线的技术支持顾问。曾在半导体代工行业的头部企业工作多年，入职西门子 EDA 后帮助多家客户在 most advanced工艺成功流片。对于先进工艺/先进封装/AI 芯片等 topic，有着丰富的经验。拥有西安交通大学的本硕学位。
人工智能（AI）持续革新定制 IC 验证，带来巨大的运行时间、可扩展性和可用性优势，从而产生更具差异化的芯片设计。在本次会议中，我们将介绍 Solido 仿真套件，并探讨 Solido 的新 SPICE 和 FastSPICE 技术（包括模拟器内的 AI）如何提供比传统方法快几个数量级的生产级精确结果。参加会议并了解如何在多个工艺、电压和温度（PVT）角落实现更快、更准确的 SPICE 级验证和分析，并利用这些信息为高价值的设计优化步骤提供依据。
侯立人是西门子 EDA 模拟和混合信号电路仿真产品的产品管理经理。他在半导体行业拥有超过10年的经验，担任模拟 IC 设计职位，以及半导体代工和 EDA 行业的售前/售后应用工程职位。他目前专注于利用他的设计和客户参与经验推广西门子 EDA 的定制 IC 验证部门的下一代 EDA 技术的产品。他拥有台湾清华大学纳米工程硕士学位。
IP 验证是决定上市时间和芯片成功的关键因素。对于成功的 SoC 流片，所有设计 IP 都必须正确选择，并针对多种视图（逻辑、物理、时序、SPICE 等）进行验证以确保一致性和正确性。这可能需要 IP 生产和集成团队每次迭代花费数天或数周的时间。不理想的 IP 选择，或者在设计阶段后期发现的 IP 问题，可能导致需要昂贵的 ECO 迭代、重新流片，或者最终产品无法满足竞争指标。
在本次会议中，我们将讨论 Solido 的 AI 驱动的 IP 生产、验证和选择策略如何加速 IP 生产工作流程。Solido 特性描述套件和 Solido IP 验证套件为 IP 和库的特性描述、分析、比较和质量保证提供了全面的解决方案，使 IP 和 SoC 团队能够加快 SoC 流片进度，并为最终芯片实现更好的功耗、性能和面积。
Wei-Lii Tan 是西门子 DISW 定制 IC 验证部门的产品管理总监，负责 Solido的人工智能验证和表征以及 IP 验证产品线。Wei-Lii 在半导体和 EDA 领域拥有16年的经验，曾从事数字和模拟方法的研究。他拥有密西西比州立大学电气工程硕士学位和圣克拉拉大学工商管理硕士学位。
随着当今汽车中半导体用量的快速增长，集成电路（IC）设计面临诸多新的挑战，其中之一就是如何满足 ISO 26262 标准要求的安全性和长期的可靠性。采用 Tessent 功能安全解决方案，通过全面的在系统自测试，可以使车规 IC 具备在车辆的功能操作期间的任何时刻进行测试和诊断的能力，从而降低风险并达到 ISO 26262 功能安全标准。同时，Tessent 先进的自动化 DFT 设计平台，也为大型车规芯片的平铺结构和测试时间压缩等挑战提供了完美的解决方案。在本场演讲中，芯擎科技将结合自己的芯片设计特点，为您阐述如何使用 Tessent 应对 ISO 26262 车规 DFT 挑战。
徐寅，芯擎科技公司 SOC 研发总监，带领DFT以及量产测试团队。徐寅在超大规模的 DFT 设计、ISO 26262 功能安全和量产导入等方面有15年以上经验。在芯擎科技公司，徐寅领导其团队，完成了国内首款车规级7纳米智能座舱芯片----“龍鹰一号”的 DFT 设计和量产测试，这款芯片已成功应用于多款主流车型。
传统的半导体测试方法可能已无法满足芯片质量、可靠性和性能要求。硅生命周期管理（SLM）是一种结合了一系列 DFT、功能、结构和参数监测的方法，贯穿了从设计和表征到批量制造和现场应用的整个硅生命周期。这种方法可以提供更多的可视性，并深入了解系统的健康状况和性能，从而有可能加快产品上市时间，提高质量、性能和可靠性。在本讲座中，我们将介绍 Tessent 基于行业领先的测试和监控解决方案的 SLM 方法。
Geir Eide 是西门子 EDA Tessent EA (嵌入式分析)系列产品的产品总监。作为一名拥有 25 年经验的 DFT 专家，Geir 曾在 DFT、调试、制造测试和良品率学习等领域与领先的半导体公司合作。Geir 拥有挪威东南大学微电子学学士学位和加州大学圣巴巴拉分校电气与计算机工程硕士学位。
Veloce 为 SoC 电源探索和分析提供了独特且定制的流程，可与 Powerpro 结合，适用于 RTL 和门级。并且可以通过分析 IR-DROP 来分析电源稳定性。Veloce DFT App 为传统芯片设计带来了 left shift 的概念，可以快速的进行 ATPG、BIST 或者功能 pattern 的验证，从而在 tape out 前运行完整的 pattern 集，实现 DFT 的验证目标，缩小所需成本。
宋文静，西门子 EDA 硬件加速器平台应用工程师，2019年加入西门子 Hardware Assistant Verification 团队，负责 Emulator Veloce 的技术支持。曾参与了多个客户的项目验证支持，从 emu 的各种 App、Solutions 为客户提供系统级的验证加速方案，例如 PCIe、USB、以太网等高速接口和 SPI UART 等低速接口的集成与验证。另外通过 Veloce 提供的各种 App 来帮助客户实现 DFT，Fault Injection 全 Pattern 集的加速与验证。同时提供更快、更可视化的调试方案，帮助客户实现 left shift 的验证概念。
汽车领域正在出现两个截然不同的领域，它们各自面临着可靠性挑战。功能安全和信息娱乐系统。功能安全设计正在从较大的已建立节点（180、130nm）扩展到更小的（新兴）节点，以满足对处理能力的要求。此外，还需要遵守 ISO 26262 和 AEC-Q100 等标准，这些标准推动了严格的设计和验证方法。信息娱乐系统需要注意更宽的温度范围合规性。两者都给可靠性带来了一连串的挑战，如 ESD、EOS 和闩锁。Calibre PERC 使您能够通过提供强大且可重复的解决方案来应对这些挑战。
倪巍，高级应用工程顾问。2014年加入西门子 EDA ，负责 Calibre Design Solution 系列产品的应用推广和技术支持。基于客户的产品需求提供专业性的物理验证方案，协助客户快速安全的跨越流片前最后的物理签核。在此之前于 foundry 设计服务部门供职多年，负责IP库的开发与维护。自入行以来，已有近20年的半导体产业从业经验。经历和见证了国内工艺主流从0.18um到3nm的演进，对于 fabless，foundry 和 EDA 领域均有丰富经验。
功能安全合规性正成为半导体公司开发汽车芯片的关键关注点，也包括为 ISO 26262 认证提供可靠的功能安全验证结果。此外，在自动驾驶汽车、医疗设备和航空航天等关键领域，使用 functional pattern 进一步提升缺陷覆盖率也成为一种有前景的新方向。如此背景下，注错仿真逐步确立为更关键的验证手段，而业界也在故障注入验证收敛方面面临更多挑战。本环节将介绍来自 SEDA 功能安全验证平台的数字注错仿真工具 Austemper KaleidoScope，了解其如何在多个方面协助用户加速故障注入验证收敛，或联合 Tessent DFT 筛选 functional pattern 以实现高缺陷覆盖率的目标。
于2020年加入西门子 EDA 数字前端验证团队，负责 Questa 仿真平台及功能安全分析验证工具 Austemper 的技术支持，致力于协助客户优化 Questa 平台工具使用流程，在车规项目中引入自动化解决方案。
欢迎参加有关软件和硬件一体化变革的演讲，重点介绍西门子的 Veloce Strato CS 新一代硬件加速器平台。本次演讲将探讨系统级设计、优化和验证的重要性，数字孪生技术使系统在实际实施之前能够进行虚拟表示。随着芯片和系统复杂性的增加，全面的验证解决方案至关重要。半导体推动了通信、医疗和清洁能源的进步，数字转型和人工智能处于前沿。定制的人工智能加速器芯片凸显了朝着定制解决方案的趋势。作为关键差异化因素，软件需要进行早期和整合的联合设计和验证，以实现最佳性能。演讲将介绍应对 EDA 行业挑战的需要，概述能够处理硬件和软件复杂性的云端解决方案。Veloce Strato CS平台加速了系统设计和验证，为现代技术进步提供了全面的解决方案。
Dave Huang 目前在西门子 EDA 中国担任技术经理，负责硬件辅助验证产品线的技术推广。Dave 在 SoC 设计和验证方面拥有20多年的工作经验，熟悉DSP、网络处理、高级验证方法。
Catapult High Level Synthesis (HLS) 平台使设计师能够使用行业标准 C++ 或 System C 描述功能意图，使设计描述和功能验证可以提升到更高效的抽象级别。对于设计和 IP，上市时间越早越好，电源/性能信息越早获得越好，快速响应设计规范的频繁变化亦是至关重要（比如汽车视觉、图像处理、深度学习、视频编解码器、5G/IoT 通信等设计类型），只有 Catapult HLS 能在不影响质量和功能的前提下满足前述多重目标。Catapult HLS 已经在生产中通过1000种设计进行了验证，由此产生的 RTL 符合最严格的企业设计准则和 ECO 流程。除了 HLS 之外，只有 Catapult 集成了高级验证工具和方法，使设计师能够在 C++ 级别快速完成 RTL 的验证签核。
郑文波，拥有多年担任硬件开发工程师进行 FPGA 接口开发与测试、FPGA 算法实现、DSP 交互协同处理与系统级 FPGA 算法原型验证工作的经验。在加入西门子 EDA 之前，郑文波在三星担任 FPGA 开发工程师。他目前作为 HLS 应用工程师为客户提供 Catapult HLS 的解决方案以及技术支持。他于2012年获得北京工业大学微电子专业硕士学位。
如今，计算系统的架构设计得以借助一系列创新技术进行丰富和优化。在芯片级别上，3D IC封装技术突破了摩尔定律，使用新的 UCIe 协议进行 D2D 互连，建立一个 chiplet 生态系统。在板级上，PCI Express Gen 7（PCIe7）拥有高速、高带宽的混合信号接口，在确保信号完整性和安全性的同时打破速度限制，并支持 CXL 3.1 分层协议，用于可扩展 CPU、可组合内存和专用 AI/ML 协处理器。最后，通过我们的 VICS 产品，在软硬件协同仿真中，搭载硬件设计的 VIP 作软件验证，以完成整个系统的软硬件设计。Avery VIP为硬件和软件验证提供了完善的解决方案，为您的团队带来加速的信心。
Gordon Allan 是西门子 EDA Verification IP，包括 Avery VIP 的产品经理。Gordon在长达30多年的职业生涯中，在SoC设计和验证方面拥有丰富的经验。他是 UVM 架构和库的原始开发人员之一，并负责验证学院 UVM Cookbook。Gordon 目前在硅谷工作。
设计师在低功耗设计领域面临着巨大的挑战。无论是边缘物联网、数据中心人工智能、机器人还是 ADAS，对 SoC 增加功能的需求都在迅速超过功耗预算。在芯片设计的每个阶段，包括性能、可靠性和封装，都必须考虑功耗。等到设计周期后期（后网表或物理实现期间）才解决功耗问题可能会代价很高。该设计可能超出功耗预算、过热或存在无法在门级、版图或封装选择上解决的长期可靠性问题。设计周期中解决功耗问题的最佳时间点是在架构和 RTL 阶段的开始。越早开始功耗分析和优化，芯片就越有可能达到其功耗目标。
Mohammed Fahad 在西门子 EDA 担任产品市场经理。Fahad 在低功耗、CDC 和基于 FPGA 的系统设计领域拥有20年的工作经验。在西门子 EDA，Fahad 负责在半导体客户群中部署和推广低功耗技术。
mPower 提供晶体管级和门级的电源完整性解决方案。晶体管级流程可以对大规模模拟设计进行以前无法实现的严格分析，使设计团队能够用一致、可重复的分析取代昂贵的、工程密集型的解决方法，从而实现有把握的流片。
2006年加入西门子 EDA，带领技术团队负责 Calibre 产品在中国区的应用推广和技术咨询服务。他在从事集成电路设计和验证的二十多年中，为广大客户的顺利成功流片提供了专业的咨询服务和技术支持，在超大规模集成电路的 sign-off，集成电路设计与仿真、集成电路的物理实现与验证、寄生参数提取、芯片可靠性验证及芯片可制造性设计方面积累了丰富的经验。
在这次演讲中，我们将探讨如何利用全新进化的规划设计工具，Innovator3D IC 进行 3D IC 开发的初期规划。这些先进的工具将成为进入 3D IC 设计的座舱，提供针对各种不同应用需求的功能。此外，它们还将成为连接各种验证设计工具包含多物理场可靠度验证的枢纽，整合并简化整个开发过程。
西门子 EDA 技术经理， 负责亚太区 IC 封装解决方案，涵盖设计、验证、布局及模拟。王志宏在集成电路和系统测试行业有`15年以上经验，在集成电路设计及封装领域超过5年经验。
随着集成电路技术的进步，热效应对 3D IC 设计的影响越来越显著。我们将探讨这些工具如何帮助我们识别和解决封装过程中的热问题，从而提高设计效率和可靠性。这些热分析工具不仅可以提供准确的热分析结果，还可以指导我们采取适当的措施来降低热风险，为成功实现 3D IC 设计提供技术支持和保证。
洪裕勋有累积超过10年的热流仿真仿真经验，主要负责电子产品的冷却分析，涵盖数据中心、计算机、笔电、电路板与封装芯片等。近年服务于西门子 EDA ，担任资深产品工程师，负责 IC 设计热仿真验证流程的技术支持与市场推广。
在我们深入探讨可测试性设计（DFT）在克服 2.5D 和 3D 设计中的测试挑战方面的关键作用时，需要考虑这些设计因更高的互连密度和异构集成而呈现出独特的复杂性。在本讲座中，我们将讨论Tessent如何利用一致的方法将其领先的 2D DFT 解决方案扩展到多芯片集成领域。我们将探讨针对多芯片集成技术新趋势的定制方法，以及支持这些技术的生态系统。了解 Tessent的尖端解决方案，包括符合 IEEE1838 标准的多芯片集成和符合 IEEE1687 标准的 IJTAG 测试访问机制、创新的分层 DFT 解决方案（如流式扫描网络 ，SSN），以及用于已知好芯片（KGD）测试和芯片到芯片互连测试的全面故障覆盖技术。通过在设计阶段早期集成 DFT，Tessent 可简化可靠的缺陷检测，减少开发时间和成本，并实现高良率。
杨梧是西门子 EDA Tessent 产品技术总监。他在 DFT、测试、良率学习和可靠性方面拥有25年的相关经验，他经常会在各种会议上发表演讲，并定期为撰写论文和文章。他在 ITC、ATS、ETS 和 VTS 开展了多个教程。杨梧拥有波特兰州立大学电机工程硕士学位。
我们将探讨利用先进封装布局工具 xPD 应对先进封装时所面临挑战的问题。我们将介绍 xPD 如何有效且快速地完成先进封装中复杂的菊花链设计。通过展示 xPD 的功能，我们旨在展示它们在克服复杂性和提升整个设计过程中的效率方面的优越性。
Eddy Lu 是西门子 EDA 资深应用工程师，负责 HDAP 高密度先进封装解决方案，包括 Xpedition IC 封装软件和 Calibre 3DSTACK。 Eddy 支持客户建立 2.5D/3D IC 验证流程以验证系统的连接性，并完成先进的 Interposer，Fan-out RDL 和封装基板的物理布局。
西门子 EDA 不仅有 “芯片+封装+板级系统” 的统一的设计环境，还有完整的 DIE+PKG+PCB 仿真验证平台。如今的 2.5D/3D 的先进封装模式带来了多种建模挑战，这里介绍使用 西门子 EDA 工具应对 2.5D/3D 封装设计中，信号以及电源完整性的分析挑战。
2004年加入西门子 EDA, 电子板级系统部门的资深应用工程师,有丰富的支持客户复杂设计的经验。
西门子 EDA 在关于 AI 在电子系统设计中的应用进行了多年的研发和投入，目前已经有了明确的产品路线和时间表。我们将在本次研讨会向大家介绍我们当下的 AI 解决方案以及未来的产品规划是如何帮助我们的客户大幅提升电子系统设计能力和产出的。
许岩先生目前担任西门子 EDA 应用工程经理，拥有超过20年的行业经验。负责对亚太区大中型系统客户的技术解决方案应用推广及技术支持。在电子系统封装及板级设计、仿真和数据管理等拥有丰富的经验。近年来致力于推动系统方案，以及2.5D/3D IC的技术推广和应用，企业的数字化转型，并同时推动自动化的设计及仿真流程的应用与推广。
从系统架构/需求到电子设计，元器件选择，过程仿真与验证，直到交付到工厂，西门子 EDA提供了五大数字线程，并通过行业领先的 EDM 电子数据管理平台与公司整体业务平台的集成，构建完整的电子研发数字化环境，帮助企业不断创新、降本增效、最大化企业竞争力。
2002年加入西门子 EDA，多年来从事帮助全球大中型客户建立电子设计自动化研发平台和团队能力建设，目前主要服务于客户的新一代（数字化转型）电子研发平台升级规划与实施建设。
在当今快速发展的电子设计领域，企业正面临诸多挑战，包括成本控制的严峻压力、产品复杂度的显著增加，以及对快速上市的迫切需求。作为汽车行业的领航者，延锋公司始终致力于通过不断的技术创新来提升产品性能，增强市场竞争力。在这一创新旅程中，模块化电路设计和项目管理流程的结合，被证明是推动企业发展的关键驱动力。 在即将召开的研讨会上，延锋公司将深入剖析模块化设计的实际应用，并探讨项目管理流程优化创新，以实现设计效率的显著提升和产品质量的持续优化。通过深入理解模块化设计的理念和优化项目管理流程，企业不仅能够显著缩短产品的设计周期，还能有效降低设计过程中的错误率，同时简化产品的后续维护与升级工作。
胡晗，2020年加入延锋公司，目前担任延锋 EDM 物料系统的负责人。
在物料封装设计，layout 设计，及 EDM 数据管理等方面拥有丰富的经验；
在延锋，负责打通了延锋模块化电路 EDM 设计管理流程，创建了模块化电路库及产品线平台模板；并搭建了 EDM Design 项目管理平台，实现了项目开发版本控制维护，设计数据管理，以及线上审批功能。
传统对于高速 SerDes 仿真常常会采用 IBIS-AMI 模型进行。但由于 IBIS-AMI 模型本身的可靠性问题，在实际项目中经常会导致得到没有参考意义或不准确的结果。为了应对以上问题，西门子建议从无源分析入手，采用合规分析的策略尽可能优化通道性能，以此弥补 IBIS-AMI 模型的可靠性问题 。
闵潇文，自2019年加入了西门子 EDA，专注于为大客户提供电子系统方面的技术支持。在他的职业生涯中，积累了丰富的经验，特别是在信号完整性（SI）、电源完整性（PI）、电子电路仿真等领域的仿真技术。
西门子 EDA 的 Valor DFM 及Valor PP 可以提供完整的研发到生产数字化解决方案，该方案除了可以数字化的对产品设计进行可制造性验证以外，也可以快速完成产品工艺数据的数字化准备，从而帮助研发大幅提升新产品的验证和导入效率。
季伸彪，2019年加入西门子 EDA，加入西门子 EDA 之前曾经在国内大型EMS公司及国内知名通讯公司任职，深刻了解 DFM 在 PCB 设计与制造中的优势，2006年开始从事 DFM 相关岗位，2011年开始从事 Valor NPI 技术相关岗位。
潘辉，负责 Valor 在亚太区的所有项目的工作，精通 SMT 行业从设计到制造的各个环节，和以色列，丹麦和美国的研发团队致力于提供 PCB/PCBA 设计制造一体化数字解决方案，目前作为亚太区Valor产品与商务拓展经理，负责 Valor 产品整个亚太拓展业务。
