AGENDA

模拟集成电路、微机电系统与光子学技术的融合,正推动着下一代电子和光子系统的创新。西门子的 S-Edit 和 L-Edit 提供了一个全面、统一的环境,支持这些领域的原理图捕获与布局设计,从而简化设计流程并加快产品上市速度。
侯立人
CIC 产品经理
西门子 EDA

Solido GenAI 凭借其开创性的生成式人工智能与智能体人工智能能力,将改变定制集成电路设计与验证的格局,助力加快集成电路开发速度、提升生产效率,并让您的产品愿景以前所未有的速度推向市场。这项创新技术针对定制集成电路开发流程的每个阶段进行了独特定制,从架构探索、原型设计到设计后工作流均有覆盖。它通过直观的自然语言交互实现复杂验证流程的自动化,并运用精密推理快速识别和解决集成电路开发中的复杂难题,助力工程团队实现效率的数量级提升。
诚邀您一同探索 Solido GenAI 的创新功能如何为集成电路设计与验证领域带来变革。从自动化设置到智能调试,从高级数据挖掘到自动化报告生成,我们正在重新定义集成电路开发的可能性边界。亲身体验我们的集成解决方案如何帮助工程师在设计卓越性方面达到新高度。
Sathish Balasubramanian
CIC 高级产品总监
西门子 EDA

在自动驾驶与电动化重塑汽车行业格局的时代,西门子推出了一款具有颠覆性的功能安全合规解决方案。经 ISO 26262 认证的 Solido 定制集成电路平台正在改变汽车制造商开发和验证集成电路设计的方式,为可靠性和安全性设立新标杆。这一创新平台整合了 Solido 设计环境、Solido 仿真套件和 Solido IP 验证套件的强大功能,结合 Tessent 与 Calibre 解决方案,在集成电路开发中实现了前所未有的精度。通过尖端的高 sigma 验证和先进的晶体管级缺陷仿真,该平台将故障率控制在十亿分率级别,确保车载电子设备在数十年内保持可靠运行。
探索 Solido 如何为汽车集成电路设计带来革命性变革。我们将功能安全与卓越开发无缝融合,不仅满足行业标准,更在定义行业标准。了解我们的开创性平台如何在坚守安全规程的同时,加速迈向更安全、面向未来的汽车新时代。
Sathish Balasubramanian
CIC 高级产品总监
西门子 EDA

半导体行业正经历着前所未有的进步,诸如全环绕栅极(GAA)、3D 集成电路封装和光子学集成等技术不断涌现,推动着不同场景和应用中仿真复杂度的指数级增长。在集成电路为从自动驾驶汽车到边缘人工智能设备等各类产品提供动力的时代,传统的 "一刀切" 验证方法已无法满足不同市场领域的需求。
本演讲将介绍我们的下一代 Solido 仿真套件,该套件经过专门设计,可应对多个领域的独特挑战 —— 从高性能计算到汽车安全关键系统,从物联网设备到先进无线应用。我们开创性的人工智能加速技术提供针对性的 SPICE、FastSPICE、混合信号以及生成式 / 智能体人工智能解决方案,在保持极高精度的同时智能满足各类行业需求。通过与其他西门子 EDA 工具的无缝集成,我们这一创新平台凭借专为解决各市场领域独特挑战而打造的功能,为集成电路验证带来变革。
侯立人
CIC 产品经理
西门子 EDA

西门子 EDA 的 mPower 工具提供了面向各种规模和设计流程的数模电路电源完整性验证。Calibre Insight 提供了侦测电路中导致异常漏电风险的能力。本演讲将介绍并分享通过在验证中使用 mPower 和Calibre Insight,帮助客户解决复杂电路设计中遇到的问题,并加速芯片签核。
马磊
应用工程师顾问
西门子 EDA

半导体行业正经历前所未有的增长,而这种增长也带来了诸多挑战——设计项目数量激增、设计复杂度不断提升、上市时间缩短以及人才储备不断缩小。为应对这些挑战,半导体企业正转向基于人工智能的电子设计自动化(EDA)解决方案。尽管主流人工智能与生成式人工智能技术已迅速被消费者采用,但将这些技术应用于 EDA 场景并非易事,因为半导体设计对质量有严格要求。理想情况下,能够提升芯片设计师和工程师生产力的 EDA 人工智能解决方案应具备以下能力:(a)无缝分析设计与验证数据,(b)优化复杂流程,(c)生成更优设计。在这些功能领域,我们将探讨机器学习(ML)、生成式人工智能(GenAI)和代理式(Agentic)方法的具体应用。此外,我们还将讨论人工智能采用过程中面临的挑战,包括数据可用性、模型可解释性以及计算需求。我们将探讨构建专用集中式 EDA 人工智能系统的宏伟愿景。此类系统框架可通过结合先进的基础模型与多模态数据库,将生成式人工智能能力融入其中,从而突破半导体创新的边界,为更高效、可扩展且智能的设计流程铺平道路。
Balasubramanian Sathish
高级总监
西门子 EDA

Alphawave Semi 正在开创高速连接 IP 解决方案,推动数据中心、人工智能、5G/6G 和存储等关键增长市场中的下一代计算和网络基础设施发展。
Alphawave Semi 的技术使数据中心和全球技术基础设施能够管理数据的指数级增长并防止网络瓶颈,随着数据量不断增加,数据传输速度更快、更可靠,性能更高且功耗更低。
Alphawave Semi 在向基于小芯片的系统级芯片(SoC)架构转型中处于领先地位,我们的知识产权(IP)、定制硅片、连接产品和小芯片已被全球一线客户在多个行业中采用。
Alphawave Semi 将通过本次演讲展示这些技术的突破性创新,包括 112G/224G PAM4 串行器/解串器(SerDes)、芯片组、UCIe D2D、PCIe 等。
Alphawave Semi

随着现代片上系统(SoC)设计发展到前所未有的复杂程度,特别是随着高性能计算、生成式人工智能和多芯粒技术的出现,传统的调试和测试解决方案已经不足以满足当前的质量、可靠性、性能和预测性维护要求。为了应对这些挑战并加快上市时间,同时保持系统性能和可靠性标准,一个可扩展的嵌入式功能监视器系统,Tessent Embedded Analytics,提供了在实际软件执行过程中对设备行为的全方位可见性。
Francisca Tan
Tessent Embedded Analytics 产品主管
西门子 EDA

Excellicon 旗下工具贯穿约束开发、验证和管理需求,帮助客户搭建客制化且符合成本效益的设计流程。端到端的解决方案为芯片设计工程师提供全生命周期的精准时序控制能力,加快设计收敛,增强功能和结构约束的正确性,最终满足高品质产品快速上市的需求。
Rick Eram
Excellicon

现今,功耗是 RTL 设计者的主要担忧之一。传统方法学倾向于在设计周期的晚些时候解决功耗问题,从而失去关键的功耗优化机会。在架构设计和 RTL 设计阶段,PowerPro 通过在设计最开始集成低功耗设计策略从而革命性的颠覆了传统方法学。本演讲将带领大家探索 PowerPro 如何通过全面的方法学赋能 RTL 设计者达到显著功耗降低的目标,保障从早期 RTL 开发到最终签核阶段的低功耗 IP 出货。
孙雅琪
应用工程师
西门子 EDA

Questa One 是一款开创性的 AI 驱动智能验证解决方案,旨在提升芯片设计流程的效率。它专为当前半导体行业在验证效率和加快验证收敛方面的迫切需求而设计,能够与现有的设计流程无缝集成,提供全面且高效的验证支持。
陈维嵬
客户技术经理
西门子 EDA

Questa One Avery 验证 IP 通过提供灵活的验证结构支持和易集成、可移植的测试平台代码,全面提升了协议验证能力。依靠即插即用的合规测试套件(CTS),用户可以快速完成全面测试,确保验证质量。Avery 验证 IP 以业界领先的早期支持能力,率先提供对 PCIe Gen7、UCIe 2.0 和 Ethernet 1.6T 标准的支持。结合西门子的 Questa One 解决方案,它还能够提供强大的协议感知调试功能,加速覆盖率收敛,为高效、高质量的验证保驾护航。
华臻浩
应用工程师
西门子 EDA

在许多领域中,人工智能的以软件驱动的产品正迅速扩大规模,并改变着 SoC 及其所包含系统的特性和使用方式。这一现象在芯片设计与验证方面带来了前所未有的挑战。本次演讲将探讨面向人工智能的芯片开发领域,在这一领域中,复杂性、性能需求与上市时间的压力交汇,从而带来了重大的工程挑战。
在本次演讲中,我们将讨论西门子 EDA Veloce CS 和 Innexis 平台所提供的独特能力,这些能力如何在设计周期早期应对多种复杂性问题,加速产品开发,同时降低风险。此外,当这两个平台联合使用时,它们为构建一个包含更多工具和技术的生态系统提供了广泛的基础,从而彻底改造设计与验证流程。
Vijay Chobisa
产品管理高级总监
西门子 EDA

作为全球领先的可扩展 FPGA 原型验证系统,proFPGA CS 凭借其超高密度算力池、多 FPGA 智能分割与纳秒级协同能力,彻底解决复杂 RISC-V SoC 的验证瓶颈。通过实时硬件仿真+深度调试触达,它使开发者能在物理流片前捕获微架构级缺陷,将验证周期压缩 50% 以上,同时支持多颗 RISC-V 核的异构集成与压力测试。其开放架构更无缝兼容主流验证工具链,为 AIoT、边缘计算等场景提供快速芯片落地通道——以硅前验证确定性,加速 RISC-V 创新者征服未来算力战场!
达摩院

VPS 平台以可扩展 FPGA 阵列、自动化多芯片分割与零延时深度调试,彻底革新 RTL 到流片的验证流程。其 60% 的验证周期压缩比,赋能复杂 RISC-V SoC 实现真实场景工作负载仿真,从 AI 加速器到汽车电子控制单元(ECU),VPS 将风险转化为可靠性——让数周的芯片启动缩短至数天,助您的硅晶设计从实验室极速迈向市场。
Arm China

随着工艺变得越来越先进,设计越来越复杂,验证周期变得更长更困难,继而使得产品上市时间也愈加紧张。Calibre 在设计早期阶段通过最小化 DRC 所需的检查规则和必需数据来减少迭代和调试时间,从而提供了决定性的优势。此外,Calibre可以帮助克服单台物理服务器的容量限制,实现大规模并行数据处理。这都大大减少了总体验证时间,提高了设计效率,使 Calibre 成为增强您产品市场竞争力的有力手段。
倪巍
应用技术主管
西门子 EDA

Calibre Vision AI 通过将人工智能分析与先进可视化技术相结合,彻底改变了芯片集成流程。该系统能够快速处理数百万条设计规则检查的违规数据,智能聚类相关问题,并实现团队无缝协作,从而显著加速设计收敛进程。
颜全
应用工程师顾问
西门子 EDA

随着先进的封装和异构集成成为克服传统扩展限制的关键因素,高效的 3D IC 设计和验证流程及系统管理比以往任何时候都更加关键。
王志宏
客户技术经理
西门子 EDA

随着 3D IC 设计中会把多个芯片堆叠封装到一起来实现复杂功能,跨芯片的物理验证及仿真变得更加极具挑战。Calibre 联合 HyperLynx 可以帮助实现封装的提取后仿真以及可靠性验证。
李剑雄
应用工程师顾问
西门子 EDA

Calibre 的多物理场验证解决方案旨在减轻 3D IC 设计中热影响,应力影响和电气行为之间的复杂相互作用,使设计人员能够在整个3D IC组装过程中以不同的细节水平迭代分析,帮助设计团队优化生产力,同时提高设计质量。
江静枝
高级应用工程师
西门子 EDA

模拟混合信号(AMS)测试的开发和优化通常需要数月时间。通过仿真验证其缺陷覆盖率通常不切实际,即使可行覆盖率也常低于 80%。我们将介绍一种基于数字扫描的结构化 DFT(可测试性设计)与 ATPG(自动测试向量生成)技术,该技术对 AMS 电路的面积和性能影响极小。测试可通过 IEEE1687(IJTAG)网络由数字 ATE 设备执行。针对滤波器、带隙基准+电压调节器、10位 R-2R DAC 以及 11位 SAR ADC 自动生成的测试方案,在小于 1 毫秒时间内即可实现比传统规格测试更高的覆盖率。对 IEEE P2427 标准定义的短路和断路缺陷的覆盖率仿真可在 1 小时内完成。
Steve Sunter
工程总监
西门子 EDA

随着半导体设计复杂度的持续攀升,实现真正即插即用的分层可测试性设计(DFT)已成为行业重大挑战。创新的流式扫描网络(SSN)技术通过分组数据流格式高效传输测试激励与采集测试响应,为此提供了突破性解决方案。随着高速 I/O 接口技术的演进,基于这些通信通道的新型应用场景不断涌现。构建稳健的测试与 DFT 生态系统对确保测试流程顺畅、失效日志高效采集以及故障分析无缝移植至关重要。本演讲将深入探讨 Tessent DFT 技术与 Advantest 前沿测试设备的集成方案,并解析相关技术应用如何实现全流程测试效能提升。
晏泽昕
数字业务开发经理
爱德万测试

随着 AI、边缘计算与 ADAS 的加速发展,SoC 中的大容量 SRAM 在先进工艺的推进下面临日益严峻的良率与可靠性挑战。西门子与 eMemory 携手合作,透过集成 Tessent MBIST 与 NeoFuse OTP,提供一套高效、可扩展的 SRAM 修复解决方案。能有效修复大容量 SRAM,支持场域测试与修复,并可存储大量修复数据。方案完整兼容 DFT 设计流程与接口协议,集成简便,有效加快产品上市时程。支持各先进工艺节点,本解决方案可实现最佳 PPA 表现、高良率与高可靠性,是高算力芯片设计的理想选择。
陈启彬
资深技术营销经理
力旺电子

本演讲提出了一种面向硅生命周期管理(SLM)的整体性框架,旨在应对现代半导体器件在整个生命周期中日益复杂的挑战。Tessent SLM 框架通过集成先进的遥测技术 —— 包括 Tessent 嵌入式分析监测器、支持 IEEE1687 IJTAG 接口的第三方 PVT 监测器 IP,以及高带宽 IJTAG 解决方案 —— 为芯片行为与性能特征提供了前所未有的深度洞察能力。
杨梧
技术总监
西门子 EDA

扫描链诊断技术已被广泛应用于良率爬坡阶段的系统性缺陷机制识别,而高精度扫描链诊断及其他创新方法的应用进一步提升了诊断精度。Calibre SONR 作为基于特征的机器学习平台,可以通过机器学习算法实现版图分析与热点预测。本演讲将重点探讨如何结合 Tessent DDYA(诊断驱动良率分析)与 Calibre SONR 技术,为新一代工艺节点设计提供物理故障分析(PFA)与良率提升的协同解决方案。
李垚森
Tessent 应用工程师
西门子 EDA
吴文鑫
Calibre 应用工程师
西门子 EDA

引入 AI 技术,提出提高印刷电路板(PCB)设计工作效率的创新方法。随着 PCB 设计因更高的零件密度和更严格的设计要求而变得越来越复杂,传统的手动布局方式在时间效率和优化方面面临着巨大的挑战。本次演讲,我们将介绍基于 AI 的 PCB 布局工具,将 AI 算法和专家系统方法相结合,自动化和优化电路板布局过程。
许岩
应用工程经理
西门子 EDA

随着电子设计系统的复杂度提高,带来越来越多的跨领域的设计协同工作,比如多板系统,线束,机械结构,射频,FGPA , 芯片封装设计,物料替换生产制造等,西门子 EDA 拥有丰富完善的协同设计功能,可以大幅提高设计的效率,避免差错。
蒋超
应用工程师
西门子 EDA

本演讲将详细介绍创新的 HyperLynx NxG 产品组合,解决高速设计日益增长的复杂性和多参数优化挑战。了解智能算法如何自动化设计空间探索,显著缩短验证时间并提升性能。通过 HyperLynx 的支持工程师能够以前所未有的效率自信地应对复杂设计决策。
闵潇文
应用工程师
西门子 EDA

随着数字化平台的加速建设,融合 AI、大数据的数据挖掘,自动化应用、智能决策的数智化演进成为新的热点。西门子 EDA 的电子系统研发数据管理系统,简称 EDM,可以帮助客户建立从电子器件到标准电路到单板设计、多板系统完整的数据体系,有效建立各类数据的有机关系树,完善各类数据的信息和标准化,并透过标准电子数据交换格式与企业各个业务集成,打通孤岛,从而为当下的数字化建设和未来研发数智化奠定坚实的数据基础。
刘雪峰
数字化架构师
西门子 EDA

高速 PCB 设计通常涉及对小型化、信号完整性、设计灵活性和整体成本降低的关注。本演讲侧重于制造商视角如何看待高速 PCB 设计,旨在帮助 PCB 设计人员利用西门子 DFM 解决方案来确保更高的可靠性和整体可制造性,同时帮助制造厂商提高工艺准备效率和加速工艺流程。
季伸彪
技术市场工程师
西门子 EDA
潘辉
客户技术经理
西门子 EDA