形式验证让功能仿真不再是孤独的勇者

会议时间

2022年09月07日 19:30 - 20:30

会议简介

静态分析是一种非基于仿真的测试活动，它会分析 RTL 代码有无缺陷——从不符合规范到已知与设计错误相关的缺陷。本次线上研讨会主要介绍如何使用 Formal 的静态检查工具来完成代码的检查，包括语法和时序性检查，RISC-V 里非法代码识别，跨时钟域及复位域检查。

● 自动检查工具 Lint 及 AutoCheck 介绍
● 借助 OneSpin GapFreeVerification 来发现“未知”的设计
● 如何使用 CDC/RDC 来发现仿真不能发现的致命错误

嘉宾介绍

陈佳华

资深技术顾问，西门子 EDA

负责西门子数字验证及功能安全产品的支持，22年芯片设计及验证和 EDA 行业经验。曾就职于华为海思、Symwave 及 Synopsys 等芯片和 EDA 公司。参与设计及验证过多款网络处理器、世界首款量产的 USB3.0 RAID 存储控制等芯片。在 FPGA/ASIC 数字功能仿真，形式验证以及跨时钟检查等数字验证领域拥有丰富的经验。

相关推荐