Catapult 高阶综合方案赋能芯片敏捷开发 | 西门子 EDA

Catapult 高阶综合方案赋能芯片敏捷开发

会议时间

2022年09月14日 19:30 - 20:30

会议简介

高层次综合(High-Level Synthesis, HLS)扩展了传统的设计流程，允许工程师在更高抽象层级进行硬件设计与验证，为硬件设计提供了一种新的、强大的方法。本次研讨会将讨论 HLS 的基本概念、工作流程与设计方法，并解释使用 HLS 方法学所带来的优势。

观看回放 ▶

会议日程

19:30-19:35

HLS 基本概念及这种新兴方法学的优势

19:35-19:55

Catapult 平台的功能及工作流程

19:55-20:10

Catapult 提供 HLS IP 和参考设计，帮助工程师获得拥有最佳性能的设计

20:10-20:15

总结

* 最终日程以活动当天为准

嘉宾介绍

孙雅琪

应用工程师，西门子 EDA

互动有礼

相关推荐

第三代半导体与功率器件：高效 L-Edit 版图设计与进阶物理验证 EDA 平台

2022年07月19日 19:30 - 20:30

硅基光电子芯片开发 EDA 全流程

2022年07月26日 19:30 - 20:30

MEMS 器件开发：高效率 L-Edit 版图及定制工艺设计平台

2022年08月02日 19:30 - 20:30

评估 ADAS 应用在 RTL 上的功耗

2022年08月31日 19:30 - 20:30

形式验证让功能仿真不再是孤独的勇者

2022年09月07日 19:30 - 20:30